宝贵建议
15501385867
contact@hugoip.com
更新日志
CN113439340B 氮基半导体器件及其制造方法
申请日：2021.05.03
IPC分类号：H01L29/06
公开日：20230512
申请人：英诺赛科(苏州)科技有限公司
发明人：郝荣晖;何清源;陈扶;黄敬源
氮基半导体器件及其制造方法
一种氮基半导体器件，包括第一和第二氮基半导体层、掺杂的III‑V族半导体层、栅极电极、第一和第二源极/漏极(S/D)电极。掺杂的III‑V族半导体层设置于第二氮基半导体层上，并且具有从掺杂的III‑V族半导体层的顶面向下延伸的第一和第二漏电流阻挡部。栅极电极设置于掺杂的III‑V族半导体层之上，其中栅极电极在第一和第二漏电流阻挡部之间具有一对相对的边缘。栅极电极的一个边缘与第一漏电流阻挡部分重合。第一漏电流阻挡部位于第一S/D电极和栅极电极之间。第二漏电流阻挡部位于第二S/D电极和栅极电极之间。
申请号：CN202180001179.0
公开（公告）号：CN113439340B
申请日：2021.05.03
公开（公告）日：20230512
优先权：20210503 CN PCT/CN2021/091802
同族：中国$美国$世界知识产权组织(WIPO)
同族引用文献：5
同族施引专利：7
申请人：英诺赛科(苏州)科技有限公司
申请人地址：215211 江苏省苏州市吴江区汾湖高新开发区新黎路98号
权利人：英诺赛科(苏州)科技有限公司
权利人地址：215211 江苏省苏州市吴江区汾湖高新开发区新黎路98号
发明人：郝荣晖;何清源;陈扶;黄敬源
代理机构：北京博思佳知识产权代理有限公司
代理人：林祥
-
1.一种氮基半导体器件，其特征在于，包括：
第一氮基半导体层；
第二氮基半导体层，设置于所述第一氮基半导体层上，并且其具有的带隙大于所述第一氮基半导体层的带隙；
掺杂的III-V族半导体层，设置于所述第二氮基半导体层上，并且具有从所述掺杂的III-V族半导体层的顶面向下延伸的第一和第二漏电流阻挡部，其中所述掺杂的III-V族半导体层是p型掺杂的氮化镓层，并且所述第一和第二漏电流阻挡部中的每一个包括Ga2O3、GaON、GaMgON或其组合；
栅极电极，设置于所述掺杂的III-V族半导体层上方，其中所述栅极电极在所述第一和第二漏电流阻挡部之间具有一对相对的边缘，并且所述栅极电极的一个边缘与所述第一漏电流阻挡部重合，其中从其垂直横截面观之，所述第一和第二漏电流阻挡部具有弯曲轮廓，且所述第一和第二漏电流阻挡部具有的轮廓相对于所述栅极电极不对称地隔开；
第一源极/漏极(S/D)电极，其设置于所述第二氮基半导体层之上，其中所述第一漏电流阻挡部位于所述第一S/D电极和所述栅极电极之间；以及
第二S/D电极，设置于所述第二氮基半导体层上方，其中所述第二漏电流阻挡部位于所述第二S/D电极和所述栅极电极之间，所述第一和第二S/D电极相对于所述栅极电极不对称地隔开，所述第一漏电流阻挡部向所述第二S/D电极延伸，使得所述第一漏电流阻挡部位于所述栅极电极的正下方，所述第二漏电流阻挡部未与栅极电极的边缘重合且未与所述栅极电极垂直重叠。
5.一种制造半导体器件的方法，其特征在于，包括：
在衬底上形成第一氮基半导体层；
在所述第一氮基半导体层上形成第二氮基半导体层；
在所述第二氮基半导体层上形成掺杂的III-V族半导体覆盖层；
在所述掺杂的III-V族半导体覆盖层上形成栅极电极；
对所述掺杂的III-V族半导体覆盖层执行表面处理，且在进行所述表面处理之前倾斜所述衬底，其中在表面处理期间使用所述栅极电极作为遮罩，使得所述掺杂的III-V族半导体覆盖层的至少一部分成为第一漏电流阻挡部和第二漏电流阻挡部，其中从其垂直横截面观之，所述第一和第二漏电流阻挡部中的每一个具有弯曲轮廓，且所述第一和第二漏电流阻挡部具有的轮廓相对于所述栅极电极不对称地隔开；
对所述掺杂的III-V族半导体包覆层图案化以形成比所述栅极电极宽的掺杂的III-V族半导体层；以及
形成位于所述第二氮基半导体层上且位于所述栅极电极的相对侧的第一源极/漏极(S/D)电极和第二S/D电极，所述第一和第二S/D电极相对于所述栅极电极不对称地隔开，所述第一漏电流阻挡部向所述第二S/D电极延伸，使得所述第一漏电流阻挡部位于所述栅极电极的正下方，所述第二漏电流阻挡部未与栅极电极的边缘重合且未与所述栅极电极垂直重叠。
9.一种氮基半导体器件，其特征在于，包括：
第一氮基半导体层；
第二氮基半导体层，设置于所述第一氮基半导体层上，并且其具有的带隙大于所述第一氮基半导体层的带隙；
栅极电极，设置于所述第二氮基半导体层上方；
掺杂的III-V族半导体层，设置于所述第二氮基半导体层和所述栅极电极之间，并且具有第一漏电流阻挡部和第二漏电流阻挡部，以界定所述掺杂的III-V族半导体层的剩余部分与所述栅极电极和所述掺杂的III-V族半导体层之间的界面，其中所述掺杂的III-V族半导体层的所述剩余部分具有的宽度与所述栅极电极和所述掺杂的III-V族半导体层之间的界面的宽度实质上相同，其中所述掺杂的III-V族半导体层是p型掺杂的氮化镓层，并且所述第一漏电流阻挡部和所述第二漏电流阻挡部中的每一个包括Ga2O3、GaON、GaMgON或其组合；以及
两个或多个源极/漏极(S/D)电极设置于所述第二氮基半导体层上方，其中所述掺杂的III-V族半导体层的所述剩余部分位于所述S/D电极之间，其中所述栅极电极的两个边缘分别与所述第一和第二漏电流阻挡部重合，并且所述第一和第二漏电流阻挡部的弯曲轮廓共同使得所述掺杂的III-V族半导体层的剩余部分的轮廓从宽变窄，然后从窄变宽，使得所述掺杂的III-V族半导体层的剩余部分具有颈部，并且所述第一和第二漏电流阻挡部朝彼此延伸以与所述栅极电极垂直重叠。